Verilog for迴圈範例1

reg[31:0]matrix[8:0];
always@(posedge clk)begin
  if(reset)
    for(idx=0; idx <9; idx = idx +1)begin
      matrix[idx] <= 0;
    end
end
創作者介紹
創作者 阿倫 的頭像
阿倫

不會的就放這邊

阿倫 發表在 痞客邦 留言(0) 人氣()