公告版位

沒有痛苦 就沒有收穫
有問題歡迎來信詢問 jingluenwork@gmail.com
或者 可以私訊臉書 https://m.facebook.com/messages/thread/605788119912804/
 

目前分類:Verilog (2)

瀏覽方式: 標題列表 簡短摘要

1.台灣販賣

微控制器科技】Intel Altera Cyclone IV EP4CE15 FPGA 開發板 /核心板

文章標籤

阿倫 發表在 痞客邦 留言(0) 人氣()

Verilog for迴圈範例1

reg[31:0]matrix[8:0];
always@(posedge clk)begin
  if(reset)
    for(idx=0; idx <9; idx = idx +1)begin
      matrix[idx] <= 0;
    end
end
文章標籤

阿倫 發表在 痞客邦 留言(0) 人氣()